การปรับปรุงอื่นๆใน Embedded Design

ปรับปรุง Memory controller

ภายในการประกาศครั้งนี้ได้ปรับปรุง Memory controller ซึ่งเป็น Wishbone OpenBUS ซึ่งสนับสนุน SDRAM และ Flash memory

ปรับปรุงเพิ่มเติม TSK165 RISC processor

ภายใน softcore TSK165 ได้รับการปรับปรุงใหม่ ให้สามารถเพิ่มจำนวน port และ memory ภายใน ทำให้ไม่จำเป็นต้องมาเพิ่มเอง เพียงแต่กำหนดผ่านทาง configuration เท่านั้น สำหรับทางด้านความเร็วโปรเซสเซอร์ ก็ถูกปรับปรุงให้ก้าวหน้าด้วยเช่นกัน

การเชื่อมต่อกับหน่วยความจำและการสังเคราะห์

การปรับปรุงใหม่ของ ALTIUM DESIGNER สนับสนุนการสังเคราะห์ (Synthesis) หน่วยความจำใน FPGA สำหรับเป้าหมาย FPGA ทั้งหมดที่สนับสนุน และตัวสังเคราะห์ยังสนับสนุนการอ่านพอร์ตคู่ การเขียนพอร์ตคู่ ชนิดแยกสัญญาณนาฬิกา

เอาท์พุตชนิด Verilog

การสนับสนุน Verilog ได้ปรับปรุงเพิ่มขึ้น โดยสนับสนุนบล็อคของ Verilog และได้แนะนำเครื่องมือ netlister ชนิดใหม่ ทำให้ท่านสามารถใช้บล็อค Verilog ได้ทั้งกระบวนการออกแบบ

สนับสนุน Altera Cyclone II

สำหรับ ALTIUM DESIGNER ปัจจุบันสามารถใช้งาน Altera Cyclone II ได้ทั้งหมด

สนับสนุน Actel ProASIC3

สำหรับ ALTIUM DESIGNER ปัจจุบันสามารถใช้งาน Actel ProASIC3 และ 3E ได้ทั้งหมด

 

 

Theme by Danetsoft and Danang Probo Sayekti inspired by Maksimer