Logic Analyzer (LAX) จำนวน 8 ถึง 64 บิท

Logic Analyzer (LAX) ที่กำหนดจำนวนบิทได้ตั้งแต่ 8 ถึง 64 บิท

Logic Analyzer ที่สร้างขึ้นภายใน FPGA เป็นเครื่องมือที่สำคัญที่ช่วยให้การดีบักวงจรเป็นไปได้อย่างสะดวก ท่านสามารถใช้ LAX ตรวจวัดสถานะของ node ภายใน FPGA   และสนับสนุนการตรวจจับได้ตั้งแต่ 8, 16, 32 หรือ 64 บิท รวมทั้สนับสนุน multiplexer ภายในด้วย ทำให้ท่านสามารถเลือกชุดที่จะตรวจจับสัญญาณได้มากขึ้น ท่านสามารถเลือกเหตุการณ์เพื่อกระตุ้นให้เริ่มต้นจับสัญญาณ ไม่ว่าจะเป็นสัญญาณจากภายใน, ภายนอก หรือไม่ใช้

Theme by Danetsoft and Danang Probo Sayekti inspired by Maksimer